常量constant、变量variable、信号signal，VHDL93还增添了另一种对象file。
常量用于描述向设计实体输入的固定值，如总线的宽度、用于时序仿真的延迟时间、负载的大小（个数）、元件的个数等等；变量通常用于行为描述中，是一种为了便于行为描述而声明的对象，不一定有具体的硬件对应，因此往往在综合之后就不见了；而信号则具体指硬件中的信号线，即元件之间的连线，或者设计实体的端口连线，因此端口port必定是signal类型的对象。信号在综合之后一定会有硬件连线与之对应。
signal variable
内容全部来源于网络收集，如有侵权，请联系网站删除！